Muestra las diferencias entre dos versiones de la página.
Ambos lados, revisión anterior Revisión previa Próxima revisión | Revisión previa | ||
clase:asir:fhw:3eval:tema11 [2021/03/28 08:07] admin [Ejercicios] |
clase:asir:fhw:3eval:tema11 [2021/05/14 09:13] (actual) admin |
||
---|---|---|---|
Línea 40: | Línea 40: | ||
* [[https:// | * [[https:// | ||
* [[https:// | * [[https:// | ||
+ | * [[https:// | ||
===== Seguridad (Safety) ===== | ===== Seguridad (Safety) ===== | ||
Línea 114: | Línea 115: | ||
Aun así está el tema de las instrucciones AXV-512 de Intel que se utilizan en supercomputación. Como se puede ver en el artículo [[https:// | Aun así está el tema de las instrucciones AXV-512 de Intel que se utilizan en supercomputación. Como se puede ver en el artículo [[https:// | ||
+ | |||
+ | Aunque recientemente ARM ha añadido las instrucciones SVE2 similares a AXV-512 a la ISA ARM v9. ¿Tiene sentido complicar la ISA de ARM siendo NVIDIA la propietaria de ARM? | ||
Mas información: | Mas información: | ||
* [[https:// | * [[https:// | ||
+ | * [[https:// | ||
* [[https:// | * [[https:// | ||
* [[https:// | * [[https:// |