Muestra las diferencias entre dos versiones de la página.
Ambos lados, revisión anterior Revisión previa | Última revisión Ambos lados, revisión siguiente | ||
clase:asir:fhw:3eval:tema11 [2021/03/28 08:07] admin [Ejercicios] |
clase:asir:fhw:3eval:tema11 [2021/03/31 15:51] admin [Procesadores y Eficiencia] |
||
---|---|---|---|
Línea 114: | Línea 114: | ||
Aun así está el tema de las instrucciones AXV-512 de Intel que se utilizan en supercomputación. Como se puede ver en el artículo [[https:// | Aun así está el tema de las instrucciones AXV-512 de Intel que se utilizan en supercomputación. Como se puede ver en el artículo [[https:// | ||
+ | |||
+ | Aunque recientemente ARM ha añadido las instrucciones SVE2 similares a AXV-512 a la ISA ARM v9. ¿Tiene sentido complicar la ISA de ARM siendo NVIDIA la propietaria de ARM? | ||
Mas información: | Mas información: | ||
* [[https:// | * [[https:// | ||
+ | * [[https:// | ||
* [[https:// | * [[https:// | ||
* [[https:// | * [[https:// |