Muestra las diferencias entre dos versiones de la página.
Ambos lados, revisión anterior Revisión previa | Próxima revisión Ambos lados, revisión siguiente | ||
clase:asir:fhw:1eval:tema03 [2021/05/25 16:27] admin [Socket] |
clase:asir:fhw:1eval:tema03 [2021/10/13 09:01] admin [Arquitectura del Conjunto de Instrucciones (ISA)] |
||
---|---|---|---|
Línea 26: | Línea 26: | ||
| x86 (tambien llamada IA32) | Intel | PC de hasta de 4 GB de RAM | | | x86 (tambien llamada IA32) | Intel | PC de hasta de 4 GB de RAM | | ||
| x64 (tambien llamada AMD64, EM64T, x86-64, Intel 64)| AMD | PC con mas de 4 GB de RAM | | | x64 (tambien llamada AMD64, EM64T, x86-64, Intel 64)| AMD | PC con mas de 4 GB de RAM | | ||
- | | ARMv7 | ARM | Móviles, | + | | ARMv7 (tambien llamada AArch32)| ARM | Móviles, |
- | | ARMv8 | ARM | Móviles, | + | | ARMv8 (tambien llamada AArch64)| ARM | Móviles, |
| Power | IBM | Estaciones de trabajo RISC, Antiguos Mac y en consolas como PS3 y XBox 360 | | | Power | IBM | Estaciones de trabajo RISC, Antiguos Mac y en consolas como PS3 y XBox 360 | | ||
| SPARC | Oracle/Sun | Estaciones de trabajo RISC | | | SPARC | Oracle/Sun | Estaciones de trabajo RISC | |