Herramientas de usuario
clase:asir:fhw:2eval:tema10
Diferencias
Muestra las diferencias entre dos versiones de la página.
| Ambos lados, revisión anterior Revisión previa Próxima revisión | Revisión previa | ||
|
clase:asir:fhw:2eval:tema10 [2022/04/05 21:55] admin [Arquitecturas de GPU] |
clase:asir:fhw:2eval:tema10 [2022/04/06 09:34] (actual) admin [GPU] |
||
|---|---|---|---|
| Línea 25: | Línea 25: | ||
| La siguiente arquitectura es de una Tarjeta gŕafica " | La siguiente arquitectura es de una Tarjeta gŕafica " | ||
| - | * 1 GPU. Cache L2 | + | * 6 GPU Processing Clusters o GPC. Cache L2 |
| - | * 72 Streaming Multiprocessor o SM. Cache L1 | + | * 6 Texture Processing Clusters TPC |
| - | * 64 CUDA Cores: Cada CUDA Core es una FPU. Tambien llamado FP32. Ya que ejecutan operaciones con números en coma flotante de 32 bits. | + | * 2 Streaming Multiprocessor o SM. Cache L1 |
| - | * 64 ALUs: A las ALU se les llama INT32 ya que ejecutan operaciones con números enteros de 32 bits | + | * 64 CUDA Cores: Cada CUDA Core es una FPU. Tambien llamado FP32. Ya que ejecutan operaciones con números en coma flotante de 32 bits. |
| - | * 8 Tensor Cores: Multiplicación y suma de matrices (ALUS o FPUs). Se usan en inteligencia artificial (Redes neuronales) | + | * 64 ALUs: A las ALU se les llama INT32 ya que ejecutan operaciones con números enteros de 32 bits |
| - | * 1 RTX core: Trazado de rayos en video juegos. | + | * 8 Tensor Cores: Multiplicación y suma de matrices (ALUS o FPUs). Se usan en inteligencia artificial (Redes neuronales) |
| + | * 1 RTX core: Trazado de rayos en video juegos. | ||
| <note tip> | <note tip> | ||
| - | Normalmente en las especificaciones no se suele indicar el número de ALUs o INT32 ya que como ya dijimos en las CPUs " | + | Normalmente en las especificaciones no se suele indicar el número de ALUs o INT32 ya que como ya dijimos en las CPUs " |
| </ | </ | ||
| Línea 39: | Línea 40: | ||
| Los SM internamente se dividen en 4 Processing Blocks o Subcores. Por ello cada subcore consta de: | Los SM internamente se dividen en 4 Processing Blocks o Subcores. Por ello cada subcore consta de: | ||
| * 16 CUDA Cores | * 16 CUDA Cores | ||
| + | * 16 ALUs | ||
| * 2 Tensor Cores | * 2 Tensor Cores | ||
| * Registros | * Registros | ||
| Línea 49: | Línea 51: | ||
| {{: | {{: | ||
| + | |||
| + | {{: | ||
| {{: | {{: | ||
clase/asir/fhw/2eval/tema10.1649188550.txt.gz · Última modificación: 2022/04/05 21:55 por admin
Herramientas de la página
Excepto donde se indique lo contrario, el contenido de este wiki esta bajo la siguiente licencia: GNU Free Documentation License 1.3
