Muestra las diferencias entre dos versiones de la página.
Ambos lados, revisión anterior Revisión previa Próxima revisión | Revisión previa Próxima revisión Ambos lados, revisión siguiente | ||
clase:asir:fhw:1eval:tema04 [2020/12/11 18:53] admin [AMD] |
clase:asir:fhw:1eval:tema04 [2021/05/02 08:42] admin [AMD] |
||
---|---|---|---|
Línea 100: | Línea 100: | ||
* **CCD** : Está compuesto por 2 CCX.Significa "Core Chiplet Die" | * **CCD** : Está compuesto por 2 CCX.Significa "Core Chiplet Die" | ||
* **I/O Die o cIOD**: Es el encargado de comunicar el procesador con el exterior hacia la memoria y el bus PCI. | * **I/O Die o cIOD**: Es el encargado de comunicar el procesador con el exterior hacia la memoria y el bus PCI. | ||
- | | + | |
* **Procesador**: | * **Procesador**: | ||
Línea 106: | Línea 106: | ||
{{: | {{: | ||
+ | |||
+ | \\ | ||
+ | {{: | ||
+ | |||
+ | \\ | ||
+ | |||
+ | {{: | ||
* En Zen 2 | * En Zen 2 | ||
Línea 119: | Línea 126: | ||
{{: | {{: | ||
+ | |||
\\ | \\ | ||
+ | |||
+ | |||
* Latencias : La comunicación entre los distintos núcleos es mas lenta a medida que están mas " | * Latencias : La comunicación entre los distintos núcleos es mas lenta a medida que están mas " | ||
Línea 134: | Línea 144: | ||
* [[https:// | * [[https:// | ||
* [[https:// | * [[https:// | ||
+ | * [[https:// | ||
===== ARM ===== | ===== ARM ===== | ||
Línea 168: | Línea 179: | ||
| Bajo | 1.8 GHz | Cortex-A55 | 4 | | | Bajo | 1.8 GHz | Cortex-A55 | 4 | | ||
+ | Mas información: | ||
+ | * [[https:// | ||
===== Procesadores híbridos ===== | ===== Procesadores híbridos ===== | ||
Veamos ahora una tecnología que consiste en poner núcleos de distinto rendimiento en el mismo procesador. | Veamos ahora una tecnología que consiste en poner núcleos de distinto rendimiento en el mismo procesador. |